home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / cbm / 4245 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  1.1 KB
  1. Path: newsgate.sps.mot.com!seneca!jeffh
  2. From: jeffh@oakhill-csic.sps.mot.com (Jeff Hunsinger)
  3. Newsgroups: comp.sys.cbm
  4. Subject: C64 Acceleration
  5. Date: 19 Mar 1996 19:32:00 GMT
  6. Organization: Motorola Semiconductor Products Sector
  7. Distribution: world
  8. Message-ID: <4in23g$7ug@newsgate.sps.mot.com>
  9. Reply-To: jeffh@oakhill-csic.sps.mot.com
  10. NNTP-Posting-Host: seneca.sps.mot.com
  11.  
  12. I'm curious about how the various C64 acceleration products work. From what I've
  13. been able to gather, they are usually pretty much complete 6502 systems on a
  14. board that plugs into the expansion port. The one system I remember seeing had
  15. on-board RAM and ROM. It ran at about 4 MHz, but was able to slow down somehow
  16. to access the C64 peripheral chips, like the CIA, SID, and VIC.
  17.  
  18. The question is: how is the processor slowed? Is there just an address decoder
  19. triggering a clock select line?
  20.  
  21. I'm not out to design my own accelerator, but I am designing a board for my own
  22. use that uses a similar processor. My processor will be running at 4-8 MHz, but
  23. needs to access peripheral chips that are only capable of running at 1-2 MHz.
  24.  
  25. Thanks for your help.
  26.  
  27. Jeff
  28.  
  29.  
  30.